Grafing, 11.06.1982 (he) \u2014 \u00bbAuch wenn unser Markt zweifellos der gesamte Weltmarkt ist, so beabsichtigen wir, in Europa die strategische Rolle einzunehmen, die f\u00fchrende japanische und amerikanische Hersteller in ihren L\u00e4ndern innehaben.\u00ab Selbstbewu\u00dfte Worte, mit denen der Sizilianer Pasquale Pistorio, Chief Executive Officer, von SGS-Ates, bei der Er\u00f6ffnung des neuen Entwicklungszentrums in Grafing bei M\u00fcnchen die gesteckten Ziele seiner Firma beschreibt<\/p>\n\n\n\n\n\n\n\n
die Voraussetzungen, die Geschicke der europ\u00e4ischen Halbleiterindustrie und eng damit verkn\u00fcpft der Elektronikindustrie selbst als europ\u00e4ische Firma in die Hand zu nehmen, seien trotz Vorteilen der Amerikaner und Japaner, so Pistorio, durchaus vorhanden: \u00bbDiese Voraussetzungen sind vor allem die verf\u00fcgbare Intelligenz, der Status der Infrastruktur und die finanziellen z\u00fcge sieht Pistorio in dem neuen Entwicklungszentrum f\u00fcr integrierte Schaltungen in Grafing vereint.<\/p>\n\n\n\n
Pietro Fox, Gesch\u00e4ftsf\u00fchrer von SGS-Ates in Deutschland, erwartet bei einer Entwicklung von j\u00e4hrlich 20 neuen ICs einen Umsatz von 120 Millionen Mark pro Jahr durch dieses neue Design-Center. Insgesamt wird laut Fox mit einer j\u00e4hrlichen Steigerungsrate ab 1983 von mindestens 30 Prozent bei SGSAtes gerechnet (Steigerungsrate 1981 \u00fcber 20 Prozent, erwarte ter Umsatzzuwachs 1983 mehr als 25 Prozent). Damit w\u00e4re die Hauptzielsetzung, 1983 Gewinn zu erwirtschaften, erreicht.<\/p>\n\n\n\n
Die im Entwicklungszentrum realisierten Schaltungen sind entweder kundenorientiert, systemspezifisch oder reine Standardprodukte. Acht bipolare und neun MOS-Technologienstehen dabei zur Verf\u00fcgung. Wesentliches Augenmerk legt man laut Design-Center-Leiter G\u00fcnther Oetke auf eine drastische Reduzierung der Entwicklungszeit einer integrierten Schaltung von bisher durchschnittlich 58 Wochen auf 20 Wochen f\u00fcr funktionsf\u00e4hige Muster. Neben rechnergest\u00fctze-Schaltungs-(VAX) und Layout-Entwurfsverfahren (Calma) und einer engen Zusammenarbeit mit den Kunden erwartet Oetke auch durch das Entwicklungs-Modul-System \u00bbEMS\u00ab erheblich reduzierte Entwicklungszeiten. Aus zur Zeit 40 spezifizierten digitalen und analogen Bausteinen (bis zu vier auf einem Chip), die als Funktionsmodule in 20poligen DIPs verpackt sind, kann der Anwender sein Breadboard erstellen. Zus\u00e4tzlich wird SGSAtes ab Ende 1982 die ersten Gate-Arrays ins Programm aufnehmen (bis 1000 Gatter, Si-Gate-CMOS) und 1983 durch eine 3,5-\/;m-CMOS-Technologie mit zwei Metall-Verdrahtungsebenen auf 3000 Gatter pro Chip erweitern. Ziel sei auch hier \u00bbbis zu 50 Gate-Array-Entwicklungen\u00ab pro Jahr<\/p>\n\n\n\n